SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent number:

JP3288471

Publication date:

1991-12-18

Inventor:

MIURA TAKAO

Applicant:

FUJITSU LTD

Classification:

- international:

H01L27/12; H01L21/3205; H01L21/336; H01L21/74;

H01L21/76; H01L29/44; H01L29/784


- european:

Application number: JP19900091068 19900404

Priority number(s):

Abstract of JP3288471

PURPOSE:To stabilize element properties such as threshold, source drain breakdown strength, etc., by providing a conductor layer inside a insulating separation band or on a semiconductor substrate, and connecting a lead electrode to an element region through a conductor layer and a conductive hole. CONSTITUTION: A MOS element 3' is composed of an n-type channel region 36, a ptype source region 37, a p-type drain region 38, a gate insulating film 34, and a gate conductor 35. A conductor layer 8 is separated by an insulating film 20, and also a lead electrode 9 is connected to a p-type channel region 31 through a conductor layer 8 and a through hole H, and also a lead electrode 10 is connected to an n-type channel region 36 through a conductor layer 8 and a conductive hole H. According to this construction, element properties can be stabilized by discharging the charge of a positive hole or the like to outside from the channel region. What is more, the more the lead electrodes led out of the conductor layers 8 are, the more excellent the electric conductivity is, and it serves the speed-up of the device.



Data supplied from the esp@cenet database - Worldwide

⑲ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-288471

®Int. Cl. ⁵	識別記号	庁内整理番号	43公開	平成3年(1991)12月18日
H 01 L 27/12 21/3205 21/336		7514-4M		
21/74 21/76 29/44 29/784	D B	7638-5F 7638-5F 7738-4M		
		9056-4M H 01 6810-4M 審査請求	21/88	3 1 1 Z K 請求項の数 3 (全7頁)

9発明の名称 半導体装置およびその製造方法

②特 願 平2-91068

②出 願 平2(1990)4月4日

@発明者三浦隆雄神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 井桁 貞一

明細音

1. 発明の名称

半塁体装証およびその製造方法

2. 特許的求の節囲

(1) 個々の半導体案子が側面および底面を絶縁分離帯によって分離され、該半導体案子の底面において案子領域の一部が導電孔を通して前記絶縁分離帯の内部に設けられた導電体層、または、半導体基板上に設けられた導電体層に接続されてなることを特徴とする半導体装置。

(2) 第1半退体装板に消を形成し、該消の内部を含む全面に第1 絶縁膜を形成し、該第1 絶縁膜を パターンニングして少なくとも1つ以上の孔をあ ける工程と、

次いで、前記第1絶縁膜上に導電体圏を被着して、 前記沿および孔の内部を埋没させた後、表面上に 被着した該取質体層上を研磨して平坦にする工程 と、

前記 事包体 層の上に第2 絶縁 膜を介して第2 半 型

体基板を張り合わせ、前記第1半率体基板の反対 面を研削して、側面および底面が前記絶縁膜で囲 まれた半導体案子領域を形成する工程が含まれて なることを特徴とする半導体装置の製造方法。

(3) 翻求項(1)配徴の半率体装置の製造方法において、前記率包体層の上に第2絶縁腹を介せずに第2半率体基板を直接張り合わせる工程が含まれてなることを特徴とする半率体装置の製造方法。

3. 発明の詳細な説明

〔概要〕

SOI 基板に形成した半導体装置およびその製造方法に関し、

しきい値やソース・ドレイン耐圧などの案子特 性を安定化させることを目的とし、

その構造は、個々の半導体案子が側面および底面を絶縁分離帯によって分離され、該半導体案子の底面において案子領域の一部が尋覚孔を通して前記絶縁分離帯の内部に設けられた事質体層、または、半導体基板上に設けられた事質体層に接続

されていることを特徴とし、

前記 郵電体層の上に第2 絶縁膜を介して第2 半事体基板を張り合わせ、前記第1 半事体基板の反対面を研削して、側面および底面が前記第1 絶縁膜で囲まれた半事体素子領域を形成する工程とが含まれていることを特徴とする。

また、その製造方法において、第2半選体基板 を張り合わせる際、第2絶縁膜を介在しない工程 が含まれていることを特徴とする。

〔産数上の利用分野〕

本発明はSOI基板に形成した半導体装置およびその製造方法に関する。

れているために、ソース・ドレイン領域における p n 接合の空乏層の拡がりが抑制されて、それだ け寄生容量が減少して高速動作する高性能なデバ イスが得られる構造である。

なお、その他、SOI基板を基礎にした半導体 装置は放射線耐性の向上やラッチアップフリーの 利点も得られる。

[発明が解決しようとする課題]

しかし、他方、MOS素子は完全に絶縁分離されているために、電気的に浮いたフローティング状態になっており、デバイス動作中に走行する電子の一部が結晶格子に衝突して生じる正孔が、逃げ場がなくてチャネル領域に蓄積されることになる。そうすると、チャネル領域の電位が変化して、案子のしきい値(Vth)を変動させたり、また、ソース・ドレイン耐圧を低下させる。この低であると、ない値の変めやソース・ドレイン耐圧の低下など案子特性の変化は半導体デバイスの信頼性を低下させる重大な問題である。

最近、SOI (Silicon On Insulator) 構造の 半導体装記が注目されており、それは高速動作に 有利な半導体デバイスが作成できるからであるが、 本発明はそのようなSOI基板を基礎にした半導 体装置の改善に関している。

〔従来の技術〕

さて、第8図はSOI基板を基礎にした従来の 半導体装置の断面図を示しており、図中の記号1 は半導体基板、2は絶縁分離帯、3はMOS案子 (nチャネル)で、MOS案子3はp型チャネル 領域31、n型ソース領域32、n型ドレイン領域33、 ゲート絶縁膜34、ゲート導電体35から構成され、 4はゲート電極、5はソース電極、6はドレイン 電極、7はカバー絶縁膜である。

図のように、個々のMOS案子3はトレンチ (trench;消)形成法などを併用して側面および 底面を完全に分離した絶縁分離帯に囲まれており、 且つ、ソース領域およびドレイン領域と同程度の 厚みの涼いシリコン領域上にMOS案子が形成さ

本発明はそのような問題点を解消させて、しきい値やソース・ドレイン耐圧などの案子特性を安定化させることを目的とした半導体装置とその製造方法を提案するものである。

〔課題を解決するための手段〕

その課題は、個々の半導体案子が側面および底面を絶縁分離帯によって分離され、該半導体案子の底面において案子領域の一部が導電孔を通して前記絶縁分離帯の内部に設けられた導電体層、または、半導体基板上に設けられた導電体層に接続されている半導体装置によつて解決される。

且つ、その製造方法は、第1半導体基板に満を 形成し、該消の内部を含む全面に第1絶縁膜を形成し、該第1絶縁膜をパターンニングして少なり とも1つ以上の孔をあける工程と、次いで、前記 第1絶縁膜上に導電体層を被着して、前記消およ び孔の内部を埋役させた後、表面上に被着した該 導電体層上を研磨して平坦にする工程と、前記導 電体層の上に第2絶縁膜を介して第2半導体基板 を張り合わせ、前記第1半導体基板の反対面を研削して、側面および底面が前記絶縁腹で囲まれた。 半導体第子領域を形成する工程が含まれていることを特徴とし、

また、その製造方法において、前記尋問体層の 上に第2娩録腹を介在せずに第2半導体基板を直 接張り合わせる工程が含まれていることを特徴と する。

(作用)

即ち、本発明は絶縁分離帯の内部、または、半 基体基板上に事質体層を設けて、この導質体層に 案子領域の一部、例えば、MOS案子におけるチャネル領域に事質孔を通して接続させた構造にする。

そうすれば、デバイス助作中に正孔などのチャージが容和されず、導電体層を通じて逸散させることができるために、しきい値やソース・ドレイン耐圧などの案子特性を安定化することができる。

一記号が付けてあるが、他の記号3'はMOS案子(pチャネル)で、MOS案子3'はn型チャネル領域36、p型ソース領域37、p型ドレイン領域38、ゲート絶縁膜34、ゲート導性体35から構成され、また、20は絶縁膜、9、10は導出で極である。即ち、本例はCMOS案子であり、そのために取性を18を絶縁膜20で分離して形成している確立で、導出電極9は導質体層8、導質孔Hを通してp型チャネル領域31に接続しており、また、導出電極10は導質体層8を通じてn型チャネル領域36に接続している。

第1図の构造と同様に、正孔などのチャージを チャネル領域から外部に逸散して、案子特性を安 定化させることができる。

(寒旋例)

以下、図面を参照して実施例によつて詳細に説明する。

第1図は本発明にかかる半球体装置(「」)の断面図を示しており、記号は第8図と同様に、1は半球体基板、2は絶懸分離帶、3はMOS案子(nチャネル)、4はゲート質極、5はソース電極、6はドレイン質極、7はカバー絶縁膜、31はp型チャネル領域、32はn型ソース領域、33はn型ドレイン領域、34はゲート絶縁膜、35はゲート趣場であるが、絶縁分離帶2の中に弱質体層8が埋没されている。この弱質体層8は、例えば多結晶シリコン膜から相成されて、p型チャネル領域31に弱質孔Hを適して接続し、且つ、弱出質極9によって外部に郵出されている。

従って、デバイス助作中に正孔をチャネル領域 32から外部に逸がすことができて、発子特性を安 定化することができる。

第2図は本発明にかかる半率体装冠(Ⅱ)の断面図を示しており、記号は第1図と同一部位に同

るために事質体層 8 を分離して、それに応じた事 出質極を作成する根遺を探ることが好ましい。

第3図は本発明にかかる半退体装置(Ⅲ)の断面図を示しており、記号は第1図と同一部位に同一記号を付けているが、その他の2'は絶縁分離帯で、上記第1図に示した構造は絶縁分離帯2の中に選呼体層8を埋没させているが、本構造の絶縁分離帯2'は退受体層8が絶縁分離帯外にあって半退体基板に接続しており、従って、表面に導出電極を設ける必要がなく、半導体基板1より直接外部に導出できる構造になる。

上記棋造と同様に、正孔をp型チャネル領域31から外部に逃がすことができて、案子特性を安定化させることができる。

体基板1より直接外部に選出できて、上記第2図に示す积遺より簡易に形成することができる。

次の第5図は本発明にかかる半率体装配(V)の第5図は本発明にかかる半率体装配(CMO S 案子はではかり、上記第4図に示案子3ではp型チャネル領域31に生成されるが、pチャネル領域に苦積されるが、pチャネルがなってがはない。ではないではないがある。他ののである。他の記号ははないである。他の記号はによって完全に分離したものである。他の記号はによって完全に分離したものである。他の記号はによって完全に分離に同一記号が付けに逸がすことなって完全に対域31から外部に逸がすことがでまる。発子や性が安定化されることは勿論である。

次に、第6図(3)〜図は本発明にかかる形成方法 の工程頃断面図を示しており、本例は第2図に示 す半取体装記の形成例である。

第6図(a)参照;まず、第1半導体基板11の表面

周)の隙間のみに残存させる。なお、このパターンニング工程は1箇所のみに弱出電極を形成する半弱体デバイスの場合には不要であるが、多質の形のデバイスのような複数バイアスを印加するためには多結晶シリコン腹8を分離するためのパターンニングが必要で、また、設計上から許されるならば、取出電極の多い方が高速効作に有利なために、本工程を適用するのが望ましい。

第6図(e)参照;次いで、SiOz 膜22 (第2 絶縁 腹)を熱酸化して生成した第2半導体基板12を、 SiOz 腹22と多結晶シリコン股8, SiOz 膜20と が接着するように張り合わせる。

第6図(f)参照;次いで、第1半収体基板11を頂面から研削して案子領域(厚み約1000人前後)を形成する。この研削にはSiO,限21表出が終点になる選択研磨法を用いる。なお、本図からは前第6図(e)を逆にした断面図を示している。

第6図図参照:次いで、索子領域11にMOS索子3、3 を作成して完成するが、その際、ゲート質板4、ソース質板5、ドレイン電板6などと

第6図(b)参照:次いで、泊40の内部を含む全面を熟酸化してSiO。 腹21 (腹厚1000 Å:第1絶級腹)を生成し、このSiO。 腹21をフォトプロセスを用いてパターンニングする。このパターンニンは呆子領域に取回体層を接続するための孔Hを形成するのが目的である。

第6図(C)参照:次いで、化学気相成長(CVD)法によってSiO: 限21上に多結晶シリコン限8(限区3000人以上;辺笆体配)を被若して、沿40および孔Hの内部を埋没させた後、その変面を研密して平坦にする。

第6図(d)参照:次いで、多結晶シリコン服8を 分離するためのパターンニングをおこなった後、 SiO. 限20(限区2000人程度:絶縁限)を被若し、 それを研磨除去して多結晶シリコン服8(取質体

同時に尋出質松9,10を形成する。

次に、第7図(a)~(c)は本発明にかかる他の形成方法の工程順断面図を示しており、上記第6図に説明した形成方法は第2図に示す半導体装置、即ち、絶縁分離帯の内部に弱電体暦8を設けた実施例の形成方法であったが、本例は第4図に示す半導体装置、即ち、半退体基板上に弱質体層を設けて半導体基板に接続している構造の形成方法の例である。

本形成方法では第6図に説明した形成方法のうち、第6図(a)~(d)に説明した工程は本方法も同じであり、従って、第6図(e)~(G)に対応した第7図(a)~(C)の工程を以下に説明する。

第7図(a)参照:前記した第6図(d)の工程を終えた第1半部体基板11に対して、その裏面に解出した生のままの第2半取体基板12をその面と多結晶シリコン膜8, SiOx 限20とが接着するように張り合わせる。

第7図(b)参照:次いで、第1半導体基板11を理 面から研削して案子領域11(厚み約1000人程度)

特開平 3-288471 (5)

を形成する。この研削にはSiO。膜21表出が終点 になる選択研磨法を用いる。また、本図より前第 7図(a)を逆にした断面図を示している。

第7図(C)参照:次いで、半導体素子領域11にM OS素子3、3′を作成して完成するが、その際、 本形成方法では第6図図に示す導出電極9.10を 形成する必要はない。

上記が形成方法の概要であり、これらは第2図 および第4図に示す構造を例として説明している が、その他の第1図、第3図、第5図の形成方法 もほぼ同様の類似した方法になる。

なお、上記実施例はいずれもSOI基板を基礎 にしたMOSデバイスの例であるが、本発明はバ イポーラデバイスにも適用できることはいうまで もない。

(発明の効果)

以上の説明から明らかなように、本発明によれ ばSOI基板を基礎にした半導体装置のしきい値 やソース・ドレイン耐圧などの素子特性を安定化 させて、特性変動のない半導体デバイスが得られ、 その信頼性を大きく向上させる効果があるもので ある。

4. 図面の簡単な説明

第1図は本発明にかかる半導体装置(I)の断面 図、

第2図は本発明にかかる半導体装置(『)の断面 团、

第3図は本発明にかかる半導体装置(Ⅱ)の断面

第4図は本発明にかかる半導体装置(Ⅳ)の断面

第5図は本発明にかかる半導体装置(V)の断面 図、

第6図(a)~図は本発明にかかる形成方法の工程順 断面図、

第7図(a)~(c)は本発明にかかる他の形成方法の工 程艏断面図、

第8図は従来の半導体装置の断面図である。

図において、

1 は半導体基板、

2,2 は絶縁分離帯、

3,3 はMOS素子、4はゲート電極、 5はソース電極、

6はドレイン電極、

7 はカバー絶縁膜、

8 は導電体層(多結晶シリコン膜)、

9,10は導出電極、

11は第1半導体基板 (素子領域)、

12は第2半導体基板、

20. 20 'はSiO.膜(絶縁膜)、

21はSiO.膜(第1絶縁膜)、


22はSiO . 膜 (第2絶縁膜)、

40は滝、


Hは導電孔, または孔

を示している。


代理人 弁理士 井 桁 貞




本冠明:5003半导体装置(1),新面图 1 50




本形明にかか3半导体装置(I)。断面凹



本発明にかか3半導体装置(E)n断面図 第 3 図



本冠明にかか3半導体装置(V)の新面図 第 5 図



本発明にかかき等体装置(正)の断面図

第 4 図

